基于FPGA的背景減除加速.pdf

1、背景減除技術在計算機視覺的研究中占據著重要位置。為了使背景減除能夠應用于各種場合，研究人員在該方面提出了多種快速有效的算法。然而，當前背景減除所要處理的數據量逐漸增大，對實時性的要求日益提高，因此需要不斷地提出并改進背景減除算法以適應復雜的情況。由于FPGA(現場可編程門陣列)具有并行計算、成本低的特點，使用FPGA來實現背景減除將加快其實現的速度，可以達到較好的實時性。本文在EM(期望最大化)算法的基礎上實現了一種新的基于FPGA嵌入

2、式系統(tǒng)的在線背景減除算法。
　　 K-Means(K均值)算法是一種通用的聚類算法，具有實現簡單、速度快的特點。文中通過對EM算法的研究以及EM算法和K-Means算法之間關系的分析，提出了一種基于充分統(tǒng)計量的在線K-Means背景減除算法。該算法使用GMM(混合高斯模型)作為其背景模型，通過計算充分統(tǒng)計量來更新背景模型的參數，實現在線背景減除。實驗表明，這種算法可以有效地估計出混合高斯模型中的參數，具有較好的收斂性且實現簡單。

3、并且，該算法在實現性能上比在線EM算法好，因此能夠較好地應用于視頻的背景減除中。
　　 嵌入式系統(tǒng)是一種以嵌入式計算機為核心，并面向用戶、產品和應用的專用計算機系統(tǒng)。它對功能、可靠性、成本、功耗等性能有嚴格的要求，其特點是可靠性高、并行性好、軟硬件一體化、設計靈活等。使用FPGA設計嵌入式系統(tǒng)能夠實現最大的定制性。相對DSP(數字信號處理)，FPGA可進行并行信號處理，且能夠實現復雜度高的算法。本文通過System Genera