高速采樣中的低抖動時鐘源的研究與實現.pdf

1、采樣，是將模擬信號轉換為數字信號的一種必然的手段，也為信息的后續(xù)處理提供了可能性。隨著社會的發(fā)展，各種技術也在不斷創(chuàng)新，人們對于采樣速率的要求也越來越高，而高速采樣系統的也給時鐘的精準性也提出了更高的要求。
　　在現代采樣系統中，一個好的時鐘源，可能是這個系統的基石；若時鐘源本身性能較差，會給被采樣信號帶來更多的誤差，那么采樣過來的信號就沒有分析的必要。衡量一個時鐘源的關鍵性指標就是相位抖動（頻域上表現為相位噪聲），因此實現一個低

2、抖動的時鐘源是十分有意義的。
　　本文是基于實際項目“高速采樣系統”對時鐘源的抖動特征進行研究的；而且采樣系統的采樣時鐘，要求頻率連續(xù)可變，即頻率分辨率要做到很小。而直接數字合成（DDS）有兩個突出的特點：一是捷變頻；二是頻率步進小，即頻率分辨率高，可以滿足項目中所要求的頻率連續(xù)可變，因此選擇DDS作為時鐘源研究電路。但DDS會產生較多的頻率分量，即雜散較多，頻譜純度不好，所以需要研究怎么去除雜散，尤其是DDS輸出的近端無法濾除的

3、雜散。理論分析了相位噪聲和DDS諧波雜散對時鐘源輸出的抖動特征的影響，并對其相位噪聲和諧波雜散建模，更加直觀的觀測到它們對時鐘源輸出時鐘和抖動特征的影響；隨后提出了一個去除帶內近端雜散的方案，以此來減小時鐘抖動；并依據此原理，設計一款低抖動的時鐘源。下面是本文的主要研究內容：
　　1、理論分析相位噪聲和諧波雜散對時鐘抖動特征的影響，從理論上分析降低抖動的可能性；隨后給出去除最差雜散的方案，并從理論上分析它的可行性。
　　2、