65nm CMOS工藝22Gb-s VCSEL驅(qū)動(dòng)器電路設(shè)計(jì).pdf

1、進(jìn)入21世紀(jì)以來(lái)，信息量的爆炸式增長(zhǎng)對(duì)通信系統(tǒng)的傳輸速率提出了更高的要求。在短距離互連方面，目前有兩種技術(shù)，分別是電互連和光互連。其中，新興的光互連技術(shù)因其以光波為信息載體，相比于傳統(tǒng)的電互連，在高速互連上擁有極大的天然優(yōu)勢(shì)。而垂直腔面發(fā)射激光器(Vertical CavitySurface Emitting Laser, VCSEL)的發(fā)展成熟進(jìn)一步為光互連取代電互連掃除了價(jià)格上的障礙。
　　本文所研究設(shè)計(jì)的VCSEL驅(qū)動(dòng)器電路

2、位于光互連通信系統(tǒng)發(fā)射機(jī)的末端，是發(fā)射機(jī)的核心模塊。電路基于TSMC的65nm GP CMOS工藝設(shè)計(jì)，采用電流驅(qū)動(dòng)方案，使用預(yù)加重波形補(bǔ)償技術(shù)提升眼圖質(zhì)量，整體由50Ω輸入級(jí)、限幅放大器、壓控延時(shí)線以及驅(qū)動(dòng)級(jí)構(gòu)成。輸入級(jí)完成阻抗匹配和直流電平加載;限幅放大器將輸入信號(hào)放大整形為主驅(qū)動(dòng)信號(hào);壓控延時(shí)線產(chǎn)生主驅(qū)動(dòng)信號(hào)的延時(shí)信號(hào);驅(qū)動(dòng)級(jí)最終實(shí)現(xiàn)預(yù)加重波形補(bǔ)償并將補(bǔ)償后的電流輸出。為了實(shí)現(xiàn)較高精度的調(diào)制、偏置電流數(shù)控，驅(qū)動(dòng)級(jí)被設(shè)計(jì)為相同結(jié)構(gòu)、

3、尺寸比1∶2∶4∶8∶16的5份，每份由對(duì)應(yīng)的數(shù)控位控制開啟。電路的高速信號(hào)通路全部采用電流模邏輯結(jié)構(gòu)以提高工作速度。
　　最終電路的芯片面積為1045μm×410μm。前仿真結(jié)果顯示，調(diào)制、偏置電流數(shù)控精度在各工藝角和0℃～85℃均達(dá)到差分非線性誤差小于1LSB，積分非線性誤差小于2.5LSB。后仿真結(jié)果顯示，電路在各工藝角和0℃～85℃均能在22Gb/s速率下獲得良好眼圖，在25Gb/s速率下仍能工作，標(biāo)準(zhǔn)輸出電流情況下電路總