數字集成電路靜態(tài)時序分析的研究與設計.pdf

1、本文首先對數字集成電路的靜態(tài)時序分析做了比較詳細的介紹，重點描述了時序問題的產生、過程、方法、內容、考慮的因素等，對整個靜態(tài)時序分析給出一個清晰的脈絡，為后面章節(jié)的內容的展開做好準備。接著本文對時序分析的相關文件及其內容做了介紹，并建立了一套從各種庫文件和網表文件轉變?yōu)樵诔绦蛑锌梢允褂玫臄祿Y構的過程，目的是使建立的網表結構適合關鍵路徑查找，使庫結構中能方便的找到單元或線網的時延信息。本文的下一部分對互連線的時延模型做了研究，介紹了

2、一種基于RLC 的互連線時延模型，把樹形互連線轉化成單根互連線的方法對樹形線網進行時延分析。以此方法的結果作為時序分析中的互連線時延。然后，本文對在電路結構中使用的關鍵路徑算法作了研究，在有關邊沿和上升下降時間方面對基本算法提出了自己的改進方法，提高了結果的準確性，并給出了部分偽代碼。本文的最后部分研究了集成電路中互連線之間的串擾問題，并在時序分析的層面上，對串擾產生的時延變化做了分析，并給出一套將串擾分析與時序分析結合的方法，以便