高速數字存儲示波器硬件設計技術研究.pdf

1、隨著電子技術的不斷發(fā)展,高速信號在各類電子產品中所占比例越來越高,對這些高速信號的測量在產品開發(fā)調試過程中經常是必需的,因而對測量工具提出了更高要求,高速數字存儲示波器就是在此背景下應運而生。國產數字示波器的生產由于起步較晚,在高端領域是一片空白,中端領域內有能力研制和生產的也只有少數廠家,本項目瞄準中端市場,期望為后續(xù)研制更高端的產品打下基礎,并在研制成功后有一定的市場。
　　本項目開發(fā)分硬件和軟件兩大方面,文章主要內容是底層硬

2、件設計和觸發(fā)模塊的設計。底層硬件開發(fā)又分模擬前端設計和數據采集及其高速存儲兩大任務,本論文的主要任務在于模擬前端和觸發(fā)模塊的設計。
　　模擬前端的設計是非常重要的一個環(huán)節(jié),它與數據采集模塊共同決定了數字存儲示波器的一個最重要指標:測量帶寬。出于高速信號的測量要求,在設計過程中不但要考慮信號調理的功能,還要考慮信號完整性的一系列問題。
　　本項目中所有控制信號均為數字信號,因此使用了FPGA作為控制芯片,同時控制基于I2C協(xié)議