考慮量子效應的納米MOS器件閾值電壓及柵電容的建模與模擬.pdf

1、摘要I摘要眾所周知，實現(xiàn)社會信息化的關鍵是各種計算機和通訊機，但是其基礎都是微電子產(chǎn)品。目前，微電子產(chǎn)業(yè)的核心是MOS集成電路，自20世紀60年代以來，集成電路的發(fā)展一直遵循著1965年Intel公司的創(chuàng)始人之一GdonE.Moe預言的集成電路產(chǎn)業(yè)的發(fā)展規(guī)律：集成電路的集成度每3年增長4倍，特征尺寸每3年縮小2倍。四十多年來，為了提高電子集成系統(tǒng)的性能、降低成本，器件的特征尺寸不斷縮小，制作工藝的加工精度不斷提高，硅片的面積不斷增大，同

2、時，集成電路的性價比也迅速提高。現(xiàn)代電子學中使用的MOS器件實際上是基于互補金屬氧化物半導體（ComplementaryMetalOxideSemiconductCMOS）工藝的，這種技術由于同時具有低功耗和高集成度的特點，已經(jīng)成為微電子技術的主流。IC芯片的特征尺寸也已經(jīng)從1978年的10um進入到了納米尺度。據(jù)預測，在21世紀前半葉，微電子產(chǎn)業(yè)仍將以尺寸不斷縮小的硅基CMOS工藝技術為主流。隨著集成度的不斷提高，器件特征尺寸的不斷減

3、小，研究其面臨的技術挑戰(zhàn)和物理問題業(yè)已成為當前迫切而重要的課題。為了理解器件縮小進程中的極限，必須對納米器件進行建模和模擬，重新評估器件的性能。而納米器件建模和模擬的研究主要體現(xiàn)在納米器件的電學參數(shù)的分析與建模，本論文的主要工作就是研究了閾值電壓的量子效應以及有效柵電容的量子效應。當MOSFET的尺寸不斷減小，反型層中二維量子效應不容忽視，它會引起MOSFET的閾值電壓發(fā)生變化。通過大量的模擬發(fā)現(xiàn)納米器件的量子效應可以歸納為兩類：一類是

4、垂直溝道方向的載流子發(fā)生量子效應；另一類是沿溝道方向的量子效應。本文就是根據(jù)改進后的三角勢阱場近似，首先考慮垂直溝道方向的一維量子化效應，求解了波函數(shù)和分離能級的表達式，然后基于第一能級的近似，提出了一種基于物理的閾值電壓解析模型；接著基于WKB理論，考慮沿溝道方向的量子隧穿效應，將該方向的量子效應換算成對第一分裂能級的影響，重新定義了第一能級的邊界，然后根據(jù)有效態(tài)密度的概念，計算了二維量子效應導致的閾值電壓漂移量，并給出了解析表達式。