考慮源漏電場(chǎng)的準(zhǔn)二維MOSFET閾值電壓模型.pdf

1、半導(dǎo)體技術(shù)的迅速發(fā)展，給各行各業(yè)帶來(lái)了巨大的變化，極大地提高了勞動(dòng)生產(chǎn)力和人們的生活質(zhì)量。于此同時(shí)也給半導(dǎo)體和集成電路本身帶來(lái)了嚴(yán)峻的挑戰(zhàn)，即它的產(chǎn)品飛速的更新?lián)Q代，種類繁多，因此需要研究者和業(yè)界不斷的開(kāi)發(fā)新技術(shù)，跟上發(fā)展的步伐。體硅CMOS技術(shù)已經(jīng)發(fā)展成為微電子產(chǎn)品的主導(dǎo)技術(shù)。按照器件按比例縮小的理論，隨著CMOS技術(shù)的發(fā)展，一代又一代的新產(chǎn)品不斷發(fā)展，集成密度和電路性能每三年提高了好幾倍?？梢哉f(shuō)CMOS器件的尺寸已進(jìn)入到深亞微米乃至

2、納米時(shí)代，其器件物理與工藝也越來(lái)越復(fù)雜，需要人們不斷采用新的器件結(jié)構(gòu)、新的材料和新的工作原理來(lái)突破原有的極限。
　　 目前，器件尺寸不斷縮小產(chǎn)生了一系列影響器件性能的物理效應(yīng)，有人認(rèn)為CMOS技術(shù)已經(jīng)越來(lái)越接近基本物理極限，因此有必要考慮CMOS發(fā)展的潛在能力，以及進(jìn)入到納米范圍的CMOS的發(fā)展方向，盡管人們依靠常規(guī)的按比例縮小規(guī)律已經(jīng)獲得了巨大收益，但是花費(fèi)的成本也越來(lái)越昂貴。在這種情況下，改進(jìn)器件結(jié)構(gòu)設(shè)計(jì)和使用新型材料會(huì)對(duì)C

3、MOS技術(shù)的進(jìn)一步發(fā)展起到很好的推動(dòng)作用。閾值電壓是描述MOSFET器件的開(kāi)關(guān)特性的重要參數(shù)，分析MOS晶體管的閾值電壓一個(gè)基本要求就是得到表面勢(shì)。對(duì)于長(zhǎng)溝道器件來(lái)說(shuō)，源-襯結(jié)及漏-襯結(jié)沿溝道的耗盡層可以在溝道中忽略。在弱反型和耗盡區(qū)，在溝道中不考慮源漏端兩個(gè)結(jié)耗盡層的部分，溝道中表面勢(shì)可以看做常數(shù)，我們僅考慮這部分表面勢(shì)來(lái)計(jì)算。對(duì)于短溝道器件來(lái)說(shuō)，源和漏端的結(jié)電場(chǎng)對(duì)于表面勢(shì)的影響是非常重要的。相對(duì)于很小的溝道長(zhǎng)度我們不能忽略交界區(qū)，它

4、們構(gòu)成了溝道中重要的一部分。
　　 傳統(tǒng)的閾值電壓模型沒(méi)有考慮源和漏端的結(jié)電場(chǎng)作用，當(dāng)尺寸減小時(shí)，源和漏端的結(jié)電場(chǎng)作用對(duì)閾值電壓產(chǎn)生的影響不容忽視。本文從高斯定理出發(fā)，結(jié)合數(shù)值模擬，建立一個(gè)準(zhǔn)二維閾值電壓模型。首先對(duì)源、漏端的p-n結(jié)作突變結(jié)近似，求出源、漏端p-n結(jié)空間電荷區(qū)電場(chǎng)強(qiáng)度，在溝道區(qū)中，運(yùn)用高斯定理，忽略可動(dòng)載流子，考慮源、漏電場(chǎng)作用，擬合一個(gè)與源、漏結(jié)電場(chǎng)有關(guān)的參數(shù)，建立MOSFET閾值電壓模型。在經(jīng)典模型中，根據(jù)

5、表面勢(shì)得到耗盡層厚度，在本文建立的模型中，同樣可以得到耗盡層厚度與表面勢(shì)的關(guān)系，假定耗盡層厚度剛好等于經(jīng)典模型的耗盡層厚度，器件剛好反型，那么此時(shí)所加?xùn)艍簽殚撝惦妷骸０亚蟮玫谋砻鎰?shì)代入經(jīng)典閾值電壓公式，可以求得閾值電壓值。
　　 針對(duì)以上假設(shè)，本文在同一模型中通過(guò)數(shù)值模擬和理論計(jì)算驗(yàn)證，首先與源、漏結(jié)電場(chǎng)相關(guān)的參數(shù)可以擬合成一個(gè)函數(shù)來(lái)表示，改變不同的參數(shù)運(yùn)用medici仿真和MATLAB計(jì)算，對(duì)得到的理論值與仿真值進(jìn)行比較，從而