65nm NOR型閃存芯片RTS噪聲研究.pdf

1、大數(shù)據(jù)時代的到來對大容量存儲器帶來了新的機遇，同時也提出了新的挑戰(zhàn)。浮柵存儲器是目前應(yīng)用最為廣泛的非易失性存儲器之一，占據(jù)了非易失性半導(dǎo)體存儲器90％以上的市場。研究表明存儲器尺寸的減小與工藝的改進會帶來器件可靠性問題，這其中隨機電報信號（RTS）的噪聲問題由于器件工藝進入納米時代而更為突出，噪聲會帶來信號的抖動，從而會影響信息讀取的正確性，甚至?xí)鹦酒δ芘c性能上的失效。
　　本論文針對65nm工藝下NOR型閃存的隨機電報噪聲

2、及其對于器件的可靠性影響展開研究。主要研究內(nèi)容包括：獲取了NOR型閃存隨機電報噪聲的基本參數(shù)；通過隨機電報噪聲分析得到了RTS缺陷空間與能級分布；基于俘獲/發(fā)射截面模型研究了不同的閾值電壓狀態(tài)對于RTS時間常數(shù)的影響。通過大量實驗，得到結(jié)論：隨著閾值電壓的增加，器件RTS噪聲的俘獲時間增加，發(fā)射時間減小；針對該現(xiàn)象，提出了俘獲/發(fā)射截面模型加以解釋。該工作主要創(chuàng)新點在于：首次研究了閾值電壓對于RTS信號以及相應(yīng)的RTS缺陷的影響，并建立