折疊插值A-D轉(zhuǎn)換器前臺校準技術(shù)研究及電路實現(xiàn).pdf

1、折疊插值A/D轉(zhuǎn)換器由于采用折疊技術(shù)和插值技術(shù)，在實現(xiàn)超高速高精度A/D轉(zhuǎn)換器領域具有良好的潛力，但是由于折疊插值A/D轉(zhuǎn)換器采用全開環(huán)結(jié)構(gòu)，工藝失配引入的失調(diào)失配誤差會嚴重限制超高速采樣時的精度性能。國內(nèi)外研究人員提出并采用各種校準技術(shù)來消除失調(diào)失配誤差對折疊插值A/D轉(zhuǎn)換器性能的影響。其中前臺校準技術(shù)簡單高效、設計復雜度小，在提升折疊插值A/D轉(zhuǎn)換器性能方面具有重要研究意義和應用價值，本文將重點研究。
　　本文首先介紹了折疊插

2、值A/D轉(zhuǎn)換器的工作原理，針對10bits、1GSps的設計指標，采用了兩通道時間交織六級流水線級聯(lián)的折疊插值架構(gòu)，在此基礎上對通道內(nèi)和通道間存在的失調(diào)失配、增益誤差等非理想因素進行了分析和建模。其次研究了基于電流舵DAC的前臺校準技術(shù)，設計了前臺校準流程和誤差補償控制算法，從而達到校準預放大器輸出失調(diào)、第二級和第三級折疊器輸入對管失調(diào)和尾電流源失配，以及保證參考電壓范圍精確的目的。最后設計了折疊插值A/D轉(zhuǎn)換器前臺校準關(guān)鍵電路，包括用

3、于產(chǎn)生校準參考電壓信號的前臺校準向量DAC電路、校準預放大器輸出失調(diào)的電流舵DAC電路。其中電流舵DAC電路采用“5+2”分段式結(jié)構(gòu)，即高5位采用溫度計碼控制單位電流源，低2位采用二進制碼控制加權(quán)電流源，該結(jié)構(gòu)保證精度的同時減小了電路消耗的面積。另外，還設計了帶隙基準電壓源和電流偏置產(chǎn)生電路。
　　本文基于TSMC0.18μm CMOS工藝，利用Cadence Spectre軟件完成了電路設計和仿真驗證。仿真結(jié)果表明，所設計的誤差

4、補償控制算法可以使校準后的輸出信號不斷逼近校準參考電壓信號，實現(xiàn)了誤差校準，有效地消除了折疊插值A/D轉(zhuǎn)換器的失調(diào)誤差;所設計的前臺校準向量DAC分辨率達到7.92bits，其產(chǎn)生的校準參考電壓信號的個數(shù)滿足了前三級折疊器需要校準的過零點數(shù)目要求;校準預放大器輸出失調(diào)的電流舵DAC校準電路單個臺階造成的過零點偏移為0.544mV，滿足了A/D轉(zhuǎn)換器精度指標所要求的補償精度，補償范圍為70.169mV，滿足了補償范圍要大于模擬量化通路中可