GPS基帶芯片的可測性設計和后端設計.pdf_第1頁
已閱讀1頁，還剩71頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、，r一竺刪設計螂刪一學科：微電子學與固體電子學一!生!!!!一一作者姓名：鄭曉亮指導教師：余寧梅教授答辯日期：簽名：簽名：摘要伴隨著現(xiàn)代大規(guī)模集成電路制造工藝的快速發(fā)展，芯片的測試和后端設計質量已經(jīng)成為制約芯片良率和設計成本的主要因素。設計工程師既要面對芯片制造過程中可能產生的物理缺陷，又要面對后端設計過程中不確定因素，給芯片的測試和設計帶來了挑戰(zhàn)?？蓽y性設計(DesignForTestability，DFT)作為檢驗芯片是否合格的有效

2、手段已在現(xiàn)今芯片設計中扮演著不可或缺的角色。GPS基帶芯片中采用內建自測試技術和掃描技術分別對系統(tǒng)中RAM和一般邏輯進行測試。通過整合內建自測試邏輯，實現(xiàn)RAM邏輯的內建掃描測試；通過采用提高故障覆蓋率的策略，如端口復用、旁路邏輯、門控可測試設計、RAM陰影邏輯測試、異步邏輯測試等，使整個設計的掃描測試覆蓋率達到了9594％，完成了對芯片絕大多數(shù)邏輯測試的目的。一GPS基帶芯片的后端設計基于SM工c180nmLogic工藝，實現(xiàn)頻率80

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論