基于FPGA的DDR3控制器IP設計與驗證.pdf_第1頁
已閱讀1頁，還剩55頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

1、存儲器是計算機系統(tǒng)的重要組成部分，性能的好壞直接影響計算機系統(tǒng)。相對于磁性存儲器和光學存儲器而言，半導體存儲器以其高速率、體積小、高性價比、大容量和良好的兼容性在許多領域得到了廣泛的應用。同時，綠色環(huán)保、低功耗等問題也給存儲器的研發(fā)帶來了新的挑戰(zhàn)。
　　由于處理器不能直接訪問內(nèi)存，內(nèi)存控制器則負責處理器對內(nèi)存的控制操作，而內(nèi)存控制器則決定了計算機系統(tǒng)所能使用的內(nèi)存類型、內(nèi)存容量、數(shù)據(jù)寬度、傳輸速度等重要參數(shù)，因此內(nèi)存控制器成為影響

2、內(nèi)存性能發(fā)揮和計算機系統(tǒng)整體性能提高的重要因素之一。
　　本課題在詳細研究了JEDEC組織制定的DDR3 SDRAM內(nèi)存技術(shù)規(guī)范的文檔基礎上，通過對芯片內(nèi)部功能模塊、控制命令以及工作狀態(tài)流程的具體研究分析，總結(jié)出一套DDR3 SDRAM內(nèi)存控制器的設計架構(gòu)，然后采用了自上而下的設計方法完成對DDR3控制器的整體設計。
　　完成全部硬件代碼設計后，使用Modelsim仿真工具對本設計進行較為詳細的仿真。仿真完成之后在Cyclo

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論